PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03174766 A

(43) Date of publication of application: 29.07.91

(51) Int. CI

H01L 27/108 H01L 21/28 H01L 27/04

(21) Application number: 02084372

(22) Date of filing: 30.03.90

(30) Priority:

08.09.89 JP 01233815

(71) Applicant:

TOSHIBA CORP

(72) Inventor:


OKABE NAOKO YAMADA TAKASHI TAKATOU HIROSHI SUNOCHI KAZUMASA **INOUE SATOSHI NITSUTAYAMA AKIHIRO**

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE COPYRIGHT: (C)1991,JPO&Japio **THEREOF**

(57) Abstract:

PURPOSE: To obtain a finer semiconductor device having improved reliability by a method wherein at least one of a storage node contact or a bit line contact forms a first contact, conductors are burried in the contact and an interlayer insulating film is formed thereon, and then a second contact is formed at a part of the interlayer insulating film.

CONSTITUTION: Upper and side walls of the gate electrode 6 of an MOSFET is covered with insulating films 7, 8, a bit line contact and a storage node contact with source and drain regions 4a, 4b and further contact with a polycrystalline silicon layer 16 burried upto a position higher than a gate electrode, and they are formed in extreme proximate to the gate electrode. By such arrangement, sufficient capacitance can be ensured in despite of reduced occupation area of memory cell, resulting in prevention of short circuit between the storage node and the gate electrode, reduction of size and enhancement of reliability.



◎ 公開特許公報(A) 平3-174766

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月29日

H 01 L 27/108

21/28

301 C

7738-5F

H 01 L 27/10 8624-5F

325 C*

審査請求 未請求 請求項の数 9 (全64頁)

会発明の名称 半導体装置およびその製造方法

> 顧 平2-84372 20特

22出 顧 平2(1990)3月30日

優先権主張 20平1(1989)9月8日30日本(JP)30特願 平1−233815

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究 圀 部 直 子

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 個発 明 者 山 Ħ 粉

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 東 宏 個発 明 者 髙

所内

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 木村 高久

最終頁に続く

明細書

1. 発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
- (1) MOSFETと、キャパシタとによってセ ルを形成すると共に、

前記MOSFETの形成された基板表面を 覆う絶線膜に開口されたビット線コンタクトを介 してこのMOSFETのソースまたはドレイン領 域の一方に接続するようにピット線を形成すると 共に、前記絶縁膜に閉口されたストレージノード コンタクトを介してソースまたはドレイン領域の 残る一方にキャパシタのストレージノード電極が 接続するようにこの絶縁膜上にキャパシタを積層 む半導体装置において、

ストレージノードコンタクトとピット線コ ンタクトの少なくとも一方が、

ゲート電極上層の第1の層間絶縁膜に開口

された第1のコンタクトと、

該第1のコンタクトにゲート電極より高い 位置まで埋め込まれた導体層にコンタクトするよ うに、この導体層の上層に形成された第2の層間 絶縁膜に閉口された第2のコンタクトとから構成 されていることを特徴とする半導体装置。

(2) 前記ストレージノードコンタクトとピット 線コンタクトが、

同一工程でゲート電極上層の第1の層間絶 緑膜に開口された第1のコンタクトと、

該第1のコンタクトにゲート電極より高い 位置まで埋め込まれた導体層にコンタクトするよ うに、この導体層の上層に形成された第2の層間 **絶疑感にそれぞれ別工程で閉口された第2のコン** タクトとから構成されていることを特徴とする諺 水項(I) に記載の半導体装置。

(3) 前記キャパシタは、前記ピット線よりも上 届に形成されていることを特徴とする請求項(1) または請求項(2) に記載の半導体装置。

(4) 前記ストレージノードコンタクト領域に埋

- 2 -

- 1 -

め込まれた導体層は、素子分離領域まで張り出していて、この導体層にコンタクトするための第2のコンタクトは素子分離領域上において開口されるように構成されていることを特徴とする請求項(2)または請求項(3)に記載の半導体装置。

(5) 前記ピット線コンタクト領域に埋め込まれた事体層は、業子分離領域まで張り出していて、この専体層にコンタクトするための第2のコンタクトは素子分離領域上において開口されるように構成されていることを特徴とする請求項(2) または請求項(3) に記載の半導体装置。

(6)前記導体層は、上部において広がるように 形成されていることを特徴とする請求項(I) 乃至 請求項(5) のいずれかに記載の半導体装置。

(7) MOSFETと、キャパシタとによってセルを形成すると共に、

前記MOSFETの形成された基板表面を 関う絶縁膜に開口されたピット線コンタクトを介 してこのMOSFETのソースまたはドレイン領 域の一方に接続するようにピット線を形成すると

- 3 -

形成工程とを含み、これら第1および第2のコンタクトによってストレージノードコンタクトあるいはピット線コンタクトの一方を構成するようにしたことを特徴とする半導体記憶装置の製造方法。(8)前記第1のコンタクト形成工程が、ゲート低歩りも上部においてコンタクトの開口面積が大きくなるように第1の層間絶縁 腠をエッチングする工程を含むようにしたことを特徴とする請求項(7)記載の半導体装置の製造方法。

(9) 前記導体層埋め込み工程後、第2の層間絶 緑膜の形成に先立ち、

前記第1の層間絶縁膜を前記埋め込み導体 圏の上表面よりも下までエッチングする第1の層 間絶縁膜エッチング工程を含むようにしたことを 特徴とする請求項(7) または請求項(8) 記載の半 海体装置の製造方法。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、半導体装置およびその製造方法に係

- 5

156 1

共に、前記絶縁膜に関口されたストレージノードコンタクトを介してソースまたはドレイン領域の投る一方にキャバシタのストレージノード電極が接続するようにこの絶縁膜上にキャパシタを積層した積層型キャパシタ構造の半導体記憶装置を含む半導体装置の製造方法において、

・半導体基板内にMOSFETを形成するM OSFET形成工程と、

ゲート電極の上層に第1の層間絶縁膜を形成する第1の層間絶縁膜形成工程と、

前記MOSFETのソース・ドレインの内の少なくとも一方にコンタクトするように、 基板 表面を露呈せしめる第1のコンタクト形成工程と、

前記第1のコンタクト内にゲート電極より も高い位置まで到達するように排体層を埋め込む 排体層埋め込み工程と、

この上層に第2の層間絶緑膜を形成する第 2の層間絶緑膜形成工程と、

この第2の層間絶縁膜の一部を選択的に除去し前記導体層を露显せしめる第2のコンタクト

- 4 -

り、特にMOSFETやDRAM等におけるコン タクトの形成方法に関する。

(従来の技術)

近年、半導体技術の進歩、特に微和加工技術の 進歩により、いわゆるMOS型DRAMの高集積 化、大容量化が急速に進められている。

この高集積化に伴い、情報(電荷)を蓄積する キャパシタの面積は減少し、この結果メモリ内容 が誤って読み出されたり、あるいはα線等により メモリ内容が破壊されるソフトエラーなどが問題 になっている。

このような問題を解決し、高集積化、大容量化をはかるための方法の1つとして、MOSキャパシタの1電極と、半導体甚板上に形成されたスィッチングトランジスタの1電極とを導通させるようにすることにより、実質的にキャパシタの静電容量を増大させるようにした積層型メモリセルと呼ばれるメモリセル構造が提案されている。

- 6 -

この積層型メモリセルは、第55図(a) 乃至第 55図(c) に示すように、 p 型のシリコン基板 1 0 1 内に形成された素子分離粕緑膜 1 0 2 によっ て索子分離された1メモリセル領域内に、n-形 拡散層からなるソース・ドレイン領域104a. 1046と、ソース・ドレイン領域104a,1 04 b 間にゲート絶縁膜105を介してゲート電 極106とを形成しスィッチングトランジスタと してのMOSFETを構成すると共に、この上層 にMOSFETのソース領域104aにコンタク トするようにMOSFETのゲート電極106お よび隣接メモリセルのMOSFETのゲート電極 (ワード線)上に絶縁膜107を介して形成され た第1のキャパシタ電極110と、第2のキャパ シタ電極112によってキャパシタ絶縁膜111 を挟みキャバシタを形成してなるものである。

この積層型メモリセルは、次のようにして形成される。

すなわち、この積層型メモリセルは、 p 型のシ リコン基板101内に、 n - 形拡散層からなるソ

- 7 -

1 2 と第 1 の キャパシタ電極 1 1 0 とによってキャパシタ絶縁膜 1 1 1 を挟んだ M O S キャパシタが形成される。

最後に、層間絶縁膜107′を形成し、ビット 線コンタクト113を形成すると共に、モリブデン・ポリサイド等によりビット線を形成し、さらにこの上層に層間絶縁膜107″を形成して、M OSFETとMOSキャバシタとからなるメモリセルが得られる。

このような構成では、ストレージノード電極を 素子分離領域の上まで拡大することができ、また、 ストレージノード電極の段差を利用できることか ら、キャパシタ容量をプレーナ構造の数倍乃至数 十倍に高めることができる。

(発明が解決しようとする課題)

しかしながら、このような積層型メモリセル構造のDRAMにおいても、高集積化に伴う素子の欲和化が進むにつれて、ストレージノード・コンタクトとゲート電極との間の距離(第55図(a)によしで示す)およびピット線コンタクトとゲー

- ス・ドレイン領域104a、104 b と、ソース・ドレイン領域104a、104 b 間にゲート 絶縁腹105を介してゲート電極106とを形成 しスィッチングトランジスタとしてのMOSFE Tを形成する。

次いで、基板表面全体に絶縁膜107としての酸化シリコン膜を形成した後、ドレイン領域104 aへのコンタクトを行うためのストレージノードコンタクト108を形成し、高濃度にドープされた多結晶シリコン届からなる第1のキャパシタ電極110のパターンを形成する。

そして、この第1のキャパシタ電極110上に 酸化シリコン膜等からなるキャパシタ絶縁膜11 1および、多結晶シリコン暦を順次堆積する。

この後、多結晶シリコン暦内にリンなどのイオンをイオン注入し、900℃120分程度の熱処理を行い、所望の導態性を持つように高濃度にドープされた多結晶シリコン暦を形成する。

そして、高濃度にドープされた多結晶シリコン 個をパターニングして、第2のキャパシタ電極 1

- 8 -

また、このような微細化に伴い、十分なキャバシタ容量の確保が困難となってきている。

例えば、ストレージノード電極を素子分離領域の上まで拡大することができても平面部分の面積は非常に小さい。そして側面部分を利用するためにストレージノード電極の厚みを厚くすれば段が非常に大きくなり、キャパシタの上層にピット線コンタクトを形成しようとすると基板間でのを離が違いためにオーバーエッチング時間が長くなり、信頼性の低下を招くおそれがあった。

また、微和化に伴い、コンタクトに形成される。 導体層同志の距離も著しく縮まってきており、これらの間にある層間絶縁膜13を通じて両者が短 絡を生じやすいという問題がある。この層間絶縁 膜はコンタクトの形成に際してエッチング処理等

- 10 -

の処理を受けており劣化していることがある。これが特に、短絡の大きな原因となっている。

本発明は、前記実情に鑑みてなされたもので、 メモリセル占有面積の縮小化にもかかわらず、十分なキャパシタ容量を確保し、ストレージノードとピット線とゲート電極との間、ストレージノードとピット線との間の短絡を防止し、小形で信頼性の高いメモリセル構造およびその製造方法を提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

そこで本発明の第1では、ストレージノードンタクトおよびまたはピット線コンタクトおは、ゲート電極上に第1の層間・発展を形成した後、第1のコンタクトを形成してものの上層に第2の層間・経験を形成し、この上層に第2の層間・経験の一部を選択的にエッチングタクトで形成している。

- 11 -

また、望ましくはピット線コンタクト領域に埋め込まれた導体層を、素子分離領域まで張り出すように形成し、この導体層にコンタクトするための第2のコンタクトが素子分離領域上において開口するように構成している。

さらに望ましくはこの導体層を、ゲート電極の 上部において広がるように形成している。

また本発明の方法では、半導体基板内にMの方法では、のMのSFETのが一トの分子とのMのSFETのが一トの分子とのMのSFETのが一トの一方を構成し、このMのSFETの上層を表するようにはある。

「とてを形成してのMのではないない。」というでは、またのでは、ないないでは、ないのでは、ないでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、な

望ましくは、ストレージノードコンタクトとで ット線コンタクトを、同一工程でゲート 18 医上層の第 1 の層間絶線膜に開口された第 1 のコンタクトにゲート 18 医タクト 位置まで埋め込まれた導体層にコンタクトする は位に、この導体層の上層に形成された第 2 の 国に 10 段のトとで構成するようにしている。

さらに望ましくは、キャパシタを、ビット線よ りも上層に形成するようにしている。

また、望ましくはストレージノードコンタクト領域に埋め込まれた導体層を、素子分離領域まで張り出すように形成し、この導体圏にコンタクトするための第2のコンタクトが素子分離領域上において閉口するように構成している。

さらにまた、望ましくは同一のビット線に接続される隣接した2つのMOSFETのストレージノードコンタクトを構成する第2のコンタクトは、前記ピット線に対して反対側に閉口されるように構成している。

- 12 -

ている。

ここで望ましくは、第1のコンタクト形成工程 において、ゲート電極よりも上部においてコンタ クトの関ロ面積が大きくなるように第1の層関絶 緑腹をエッチングする工程を含むようにしている。

また望ましくは、導体層埋め込み工程後、第2の層間絶縁膜の形成に先立ち、第1の層間絶縁膜を埋め込み導体層の上表面よりも下までエッチングし、再び新しい層間絶縁膜を形成するようにしている。

さらに望ましくは、この第1の層間絶縁膜エッチング工程後、第2の層間絶縁膜の形成に先立ち、埋め込み導体層表面を酸化し絶縁化するようにしている。

(作用)

上記構成によれば、ストレージノードコンタクトおよびまたはピット線コンタクトを形成する際に、基板ではなく、あらかじめゲート電極よりも高い位置にある導電体を露出させれば良いため、エッチング時間を短くすることができる。

- 14 -

また、この堪能体の高さとゲート電極の高さとを陌間絶縁膜のエッチング速度に応じてそれぞれ適切に設定するようにすれば、第2のコンタクトがこの専電体からずれて形成された場合にもゲート電極と第2のコンタクトとのショートを完全に防止することができる。

また、基板に直接コンタクトを形成する場合に 比べてオーバーエッチング量を低減することがで きるため、基板がエッチングされ、セルの信頼性 が低下するという問題を防ぐことができる。

さらにまた、この専電体を上部で広がるように、 形成することによりコンタクト面積を大きくする ことができるため、コンタクト抵抗の低減をはか ることができ、より性能の優れたメモリセルを実 現することが可能となる。

この構造の場合、望ましくはゲート電極よりも 上部において広がり、ゲート電極にオーバラップ するように形成するようにすれば、この専電体が 第2のコンタクト形成時のエッチングストッパと なり、第2のコンタクトとゲート電極とのショー

- 15 -

込まれた導体層を、 案子分離領域まで張り出すように形成することにより、 キャパシタの 平面部分の面積を大きぐすることができる。

さらにこの導体層にコンタクトするための第2 のコンタクトを素子分離領域上において開口する ように構成することにより、この埋め込み導体層 が引き出しパッドの役割を果たす。しかし、この 埋め込み導体層による引き出しパッドは、あらか じめゲート電極に対して自己整合的に形成された 第1のコンタクトに導体層を埋め込むことによっ て形成できるため、ゲート電極に自己整合的に形 成することができ、合わせ余裕をとる必要がなく、 多結晶シリコン層等をパターニングして形成する 従来のパッドに比べて、占有面積を小さくするこ とができる。さらに、第2のストレージノードコ ンタクトまたは第2のピット線コンタクトがパッ ドに対して合わせずれを生じた場合にも、ゲート 俄極とショートする心配はないため、余裕をもた せて大きなパッドを形成する必要はない。従って、 ゲート電極の両側に同時にパッドを形成すること

トを完全に防止することができる。

さらにまた、第1のコンタクトを形成する際に、 エッチングストッパとして多結晶シリコンを 堆積 しておき、第1のコンタクト開孔後、 酸化に より この多結晶シリコン膜を絶縁化するという方法を とることにより、第1のコンタクトとゲート電極 とのショートの発生のおそれはなくなる。

また、基板を露出する際のエッチングは多結晶 シリコン膜の下層の絶縁膜のエッチングだけでよ いため、基板への損傷を最低限に抑えることがで きる。

またキャパシタを、ピット線よりも上層に形式することにより、ストレージノード電極の加工が容易となり、キャパシタ面積を大きくするようにすることができる上、プレート電極をセルルでは何でパターニングする必要がないため信頼とも向上する。また、ストレージノード電極を積層を確保することができる。

また、ストレージノードコンタクト領域に埋め
- 16 -

も可能である。すなわちち、通常、合わせずれ余裕を考えてパッドはゲート上にオーバラップするように形成されるためゲートを極が最小加工寸法での両側でパッドをバターニングされているような場合、ゲート電極の両側には、かいため、上述したようにかける条裕をとる必要がないため、上述したようにゲート電極の両側に同時にパッドを形成することが可能である。

さらにまた、第2のコンタクトが、少なくとも 一方向において埋め込まれた 排電体よりも 大きく 開口するような 構造では、 埋め込まれた 導電体の 側面でもコンタクトをとることができるため、 上 面だけでコンタクトを取る場合に比べてコン タクト 下面積を大きくすることができ、コンタクト抵抗 の低減をはかることができる。

さらに、同一のピット線に接続される隣接した 2つの M.O S F E T の ストレージノードコンタク トを構成する第2のコンタクトは、このピット線 に対して反対側に開口されるように配置すること

- 18 -

により、両方のストレージノード電極をより大き くとることができ、キャパシタ容量の増大をはか ることができる。

(実施例)

以下、本発明の実施例について図面を参照しっつ詳細に説明する。

第1図(a) 乃至第1図(d) は、本発明実施例の 積層形メモリセル構造のDRAMのピット線方向 に隣接する2ピット分を示す平面図、そのA-A 、断面図、B-B、断面図およびC-C、断面図 である。

このDRAMは、MOSFETのゲート電極6の上および側壁は絶縁膜7および絶縁膜8で覆われており、ピット線コンタクトおよびストレージノードコンタクトは、ソース・ドレイン領域4a.4bにコンタクトすると非にが一ト電極よりも高い位置まで埋め込むった形成されたで埋めて近接した状態で形成されていることを特徴とするもので、

- 19 -

連続的に配列されてワード線を構成している。

次に、この D R A M の製造方法について図面を 窓照しつつ説明する。

第2図乃至第9図はこのDRAMの製造工程を示す図であり、各図において(a) 乃至(c) はそれぞれピット線方向に隣接する2ピット分を示す平面図、そのA-A′断面図、B-B′断面図である。

まず、第2図(a) 乃至第2図(c) に示すように、比抵抗5Ω・cm程度のp型のシリコン基板1の表面に、 通常のLOCOS法により 素子分離 絶縁 層2およびパンチスルーストッパ用のp-型 拡散 圏 層 でおよびパンチスルーストッパ用のp-型 拡散 圏 圏 であれた後、 熱酸化法により 腰厚10 nm程度 のひを形成した後、 禁一ト電極材料としての多結晶シリコとした後、 ゲート電極材料としての多結晶シリコとした後、 ゲート電極材料としての多結晶シリコとした。 サイド 膜を全面に 堆積し、 での 絶縁 腰厚100~300 nm 程度 堆積をしての 絶縁 腰下 100~300 nm 程度 堆積を lu で ゲート電極 6 およびゲート電極 6 上の 絶縁 限

他部については従来例の積層形メモリセル構造の DRAMと同様である。

すなわち、比抵抗5Ω・cm程度のp型のシリコ ン装板1内に形成された素子分離絶縁膜2によっ て分離された活性化領域内に、ソース・ドレイン 領域を構成するn-形拡散陷4a, 4bと、これ らソース・ドレイン領域間にゲート絶縁膜5を介 して形成されたゲート電極6とによってMOSF ETを構成すると共に、この上層に形成される層 問格緑胰内に形成されたコンタクトを介して、こ のn-形拡散層4aおよび4bにコンタクトする ように埋め込み層としての多結晶シリコン層16 が形成され、この多粘品シリコン階16にコンタ クトするようにストレージノード電極20が形成 されて上層のプレート電極22との間にキャパシ 夕絶緑膜21を介在せしめることによりキャパシ 夕を形成している。そして層間絶縁膜23に形成 されたビット線コンタクトを介してビット線25 が形成されている。

そしてゲート 配極 6 はメモリアレイの一方向に - 20 -

7を同時にパターニングする。

次に、第3図(a) 乃至第3図(c) に示すように、この上層に、熱酸化法により、膜厚20nm程度の酸化シリコン膜9を形成した後、全面にCVD法により層間絶縁膜としての酸化シリコン膜13を堆積する。

続いて、第4図(a) 乃至第4図(c) に示すように、フォトリソ法および反応性イオンエッチングにより、この暦間絶録膜13をパターニングし、第1のストレージノードコンタクト14および第

- 22 -

この後、第5図(a) 乃至第5図(c) に示すように、全面に例えば高濃度にリンドーブされた多結品シリコン膜16を腱厚がコンタクト孔14, 15の短辺の1/2以上となるように堆積するのは、で全にコンタクト孔を埋め込むためである)、その後層間絶縁膜の表面が露出するまで全面で1、200人を1000では、500人程度のドーピングは、500人程度の

- 23 -

このようにしてストレージノードコンタクトを 形成した後、全面に多結晶シリコン膜を堆積し、 ドーピングを行った後、フォトリソ法および反応 性イオンエッチングにより、パターニングしスト レージノード電極20を形成する。そしてこの上 脳にCVD法により膜厚10ngの窒化シリコン膜 を堆積した後、約900℃程度の水蒸気雰囲気中 で30分程度酸化して、酸化シリコン膜を形成し、 窒化シリコン膜と酸化シリコン膜との2層膜から なるキャパシタ絶縁膜21を形成する。そしてさ らにこの上層に、多結晶シリコン膜を堆積し、ド — ピングを行った後、フォトリソ法および反応性 イオンエッチングにより、パターニングしプレー ト電極22を形成する。この後、このプレート信 概 2 2をマスクとして不要那のキャパシタ絶縁膜 を除去し、さらにこの上層に酸化シリコン膜から なる層間絶縁膜23を堆積し、熱処理により表面 の平坦化を行う (第7図(a) 乃至第7図(c))。

この後、第8図(a) 乃至第8図(d) に示すように、フォトリソ法および反応性イオンエッチング

博い多結晶シリコン膜を堆積した後、例えばAsイオンをイオン注入し、さらにコンタクト孔の短辺の1/2以上となるように多結晶シリコン膜を
下び堆積し、Asイオンをイオン注入した後、CVD法により酸化シリコン膜を堆積し、熱処理を
行うという方法によることも可能である。

さらにまた、この工程では、多結晶シリコン膜を全面に埋め込んだ後、エッチバックするという 方法を用いたが、例えば、多結晶シリコン膜ある いは単結晶シリコン膜を選択的にコンタクト孔内 のみに成長させるという方法をとるようにしても よい。

この後、第6図(a) 乃至第6図(c) に示すように、例えば熱酸化法によって表面に200A程度の酸化シリコン膜17を形成したのち、CVD法により膜厚500Aの酸化シリコン膜18を推積し、フォトリソ法および反応性イオンエッチングにより、ストレージノードコンタクト部のみの多結品シリコン膜16表面が露出するように、 抜酸化シリコン膜17, 18を選択的に除去する。

- 24 -

により、ビット線コンタクト部のみの多結品シリコン膜 1 6 表面が露出するように、層間絶縁膜 2 3、 接酸 化シリコン膜 1 7、 1 8 を選択的に除去し、ビット線コンタクト 2 4 を形成する。

そして、第9図(a) 乃至第9図(d) に示すように、全面に多結晶シリコン膜を堆積し、ドーピングを行った後、フォトリソ法および反応性イオンエッチングにより、バターニングしピット線25を形成する。ここでピット線は多結晶シリコンとシリサイドとの積層構造でもよい。

この後、保健膜としての酸化シリコン膜26を 形成し、第1図(a) 乃至第1図(d) に示したようなDRAMが完成する。

この方法によれば、ストレージノードコンタクトおよびピット線コンタクトが、あらかじめゲート電極よりも高い位置まで埋め込まれた多結品シリコン胰上にコンタクトするように形成されればよいため、コンタクト形成に要するエッチング時間を短縮することができる。

- 26 -

このため、この実施例におけるビット線コンタクトのように高いアスペクト比を有するコンタクトを形成する際にも、オーバーエッチングによる 拡板のえぐれを防止することができ、信頼性の高いメモリセルを得ることができる。

また、フォトリソグラフィ技術における合わせずれによるゲート危極とのショートを防ぐことができ、合わせずれを考慮したパターンの余裕を省くことができるため、メモリセルの微細化をはかることが可能となる。

実施例2

次に、本発明の第2の実施例として、コンタクトの合わせずれによるゲート電極とのショート防止効果の高いセル構造について説明する。

この D R A M は、 第 1 0 図 (a) 乃至第 1 0 図 (d) に示すように、ゲート電極 6 よりも上で、コンククトが広がるような 形状になっているもので、この 構造によれば、コンタクト面積を大きくすることができ、コンククト抵抗の低減をはかること

- 27 -

第10図および第11図いずれの場合にも、ゲート電極より高い位置においてコンタクト孔が広がった形状となり、合わせずれに対してマージンの高い構造となっており、パターンに余裕をとる必要がなく、敬細なメモリセル構造を実現する事が可能である。

実施例4

なお、これらの実施例では、ストレージノードコンタクトおよびビット線コンタクトを同時に形成する際に、層間絶線膜を平坦化したのちに、フォトリソ法および反応性イオンエッチングにより、コンタクト孔を開孔するようにしたが、この工程の改良によりより後期なメモリセルを実現するための例を第4の実施例として第12図乃至第17図を参照しつつ説明する。

まず、ゲート電極6の形成およびその側面に自己整合的に側壁絶様膜8を残す工程までは、前記第1の実施例と同様に行い、この後、熱酸化法により膜厚200Aの酸化シリコン膜9、膜厚20

が可能となる。

実施例3

また、第11図(a) 乃至第11図(d) に示すように、ストレージノードコンタクトおよびピット 線コンタクトを開口した後、このコンタクト孔内 にのみ選択的に単結晶シリコンあるいは多結品シ リコン暦28を成長せしめ、この成長厚さがコン タクト深さよりも大きくなるようにしてもよい。

- 28 -

nmの窒化シリコン膜10、膜厚50nmの多結品シリコン膜11を堆積し、さらにリンガラス等の層間絶繰膜13を形成する。このとき、この層間絶線膜13は、第12図(a) 乃至第12図(c) に示すように、熱処理により平坦化してもよいし、またそのままでもよい。

- 30 -

トの発生のおそれもない。

この後、第14図 (a) 乃至第14図 (c) に示すように、等方性ドライエッチングすなわちケミカルドライエッチング (CDE) 法により、第1のストレージノードコンタクト14および第1のビット線コンタクト15の部分の多結品シリコン膜10を露呈せしめる。

- 31 -

リコンが形成されているため、ゲート電極との合わせずれを考慮して余裕をもたせるような必要はなく、素子の微細化および信頼性の向上をはかることが可能となる。

特に、この効果は、本実施例のように、ストレ - ジノードコンタクトおよびビット線コンタクト を、埋め込みあるいは選択成長によりあらかじめ ゲート電極よりも高い位置に上げておくようにす ることにより、よりマージンの高いものとするこ とができる。すなわち、このメモリセルにおける ビット線コンタクトのように高いアスペクト比を 持つコンタクトを一回のエッチングにより基板表 面にまで到達するように開口する場合、非常に長 いエッチング時間を必要とするため、多結晶シリ コンがエッチングストッパ届として十分に作用し ないおそれがある。一方、非常にエッチング時間 が長い場合にもエッチングストッパ層として十分 に作用するように多結晶シリコン膜の膜厚を厚く すると、その後の酸化工程で十分に酸化しきれず、 ショートの原因となってしまう。

- 33 -

この後、第16図(a) 乃至第16図(c) に示すように、異方性エッチングにより、ストレージノードコンタクト部14およびピット線コンタクト部14およびピット線コンタクト部15の窒化シリコン膜10およびその下の薄い酸化シリコン膜9を除去することにより、シリコンを板表面を露出させる。このとき、ゲート電板の側壁および上部は厚い絶 軽膜で覆われているため、ゲート電極に達するおそれはない。

このようにしてストレージノードコンタクト 1 4 およびピット線コンタクト 1 5 を形成した後は、 前述した工程と同様にして多結品シリコン 胰 堆積 後、エッチバックにより、コンタクト部分に埋め 込むかまたは、単結品シリコン 腹あるいは多結品 シリコン 膜を選択的に成長させる。

以下の工程は前記第1の実施例と全く同様にして第17図(a) 乃至第17図(c) に示すように、メモリセルが完成する。

この方法によれば、第1のストレージノードコンタクト、および第1のピット線コンタクト形成時において、エッチングストッパとなる多結晶シ

- 32 -

従って、ゲート電極の周りに絶縁膜を形成した後、多結晶シリコン膜をストッパ層として層間絶 緑膜をエッチングし一旦浅いコンタクトを形成し、 その後酸化させておくようにすればショートの心 配はなく、信頼性の高いメモリセルを得ることが 可能となる。

また、コンククト部分があらかじめゲート電極 よりも上に位置する構造となっているため、 2回 目のコンタクト阴孔時、あわせずれが生じても、 ゲート電極とショートすることはなく、 このため 合わせずれを考慮する必要がなく、 その分コンタ クト面積を十分に確保することができ、 微細化お よび信頼性の向上に最適の構造となっている。

実施例5

また、前記実施例4では、ストレージノードコンタクトとピット線コンタクトを同時に形成する際に、残った多結晶シリコン膜を酸化することによりコンタクト間のショートの発生を防止するようにしているが、実施例5として第18図(a) 乃

- 34 -

至第18図(c) に示すように、コンタクト部の多 枯晶シリコン膜をCDE法により除去した後、窒 化シリコン膜を全面に堆積して反応性イオンエッ チングを行い甚板表面を銹出すると同時に、コン タクト側面に窒化シリコン膜29を残すという工 ねも可能である。

このとき、窒化シリコン膜の堆積に先立ち、多 結晶シリコン膜を酸化するようにしても良い。

この方法によれば、多結晶シリコン膜が完全に 酸化しきれない場合でも、ショートの心配はない。 また、多結晶シリコン膜の酸化工程を省くことが できるため、酸化のための熱工程でトランジスタ のジャンクション深さが深くなり、トランジスタ が短チャネル効果に弱くなるという問題を解決す ることができ、セルのさらなる微和化をはかるこ とができる。

また、層間絶緑膜にリンガラスを用いても、コンタクトに埋め込んだ多結晶シリコン膜を通ってシリコン基板までリンが拡散し、トランジスタの性能を劣化させたりコンタクト間の分離耐圧を低

– 35 **–**

すなわち、比抵抗 5 Ω・cm程度の p 型の シリコン 基板 1 内に形成された素子分離絶線膜 2 によって分離された活性化領域内に、ソース・ドレイン領域を構成する n - 形拡散層 4 a . 4 b と、これらソース・ドレイン領域間にゲート絶線膜 5 を介して形成されたゲート電極 6 とによって M O S F

下させたりするたりするという問題もない。

建炼例6

なお、これらの実施例では、キャバシタ形成後にピット線の形成を行うようにしているが、ピット線を形成したのちにキャバシタを形成することができる。このようにピット線の上に キャバンタを形成するようにすれば、ピット線をプレート 電極で覆いシールドする構造となるため、 セルが微細化されても隣り合うピット線間の干渉による誤動作の発生を防止することができる。

実施例6として、ビット線の上にキャパシタを 形成したDRAMについて説明する。

第19図(a) 乃至第19図(c) は、本発明実施 例の積層形メモリセル構造のDRAMのピット線 方向に隣接する2ピット分を示す平面図、そのA - A′ 断面図、B-B′ 断面図である。

この D R A M は、キャパシタをピット線 2 5 の 上 届 に 形成 し、ストレージノードコンタクト 部 分 の 埋 め 込 み 届 と し て の 多 結 晶 シ リ コ ン 層 1 6 が 素

- 36 -

そしてゲート電極6はメモリアレイの一方向に 連続的に配列されてワード線を構成している。

次に、このDRAMの製造方法について図面を 参照しつつ説明する。

第20図乃至第30図はこのDRAMの製造工程を示す図であり、各図において(a) および(b)はそれぞれヒット線方向に隣接する2ピット分を示す第19図(a)のA-A/断面相当図、B-B/断面相当図である。

- 38 -

そして、例えば 8 5 0 ℃で後酸化を行ったのち、このゲート電極 6 をマスクとして A s イオンをイオン注入し、n - 型拡散層からなるソース・ドレイン領域 4 a , 4 b を形成し、スィッチングトランジスタとしての M O S F E T を形成する。この拡散層の深さは、例えば 1 5 0 na程度とする。この後、C V D 法により、膜厚 1 0 0 na程度以下の

- 39 -

シリコン膜11のエッチング速度が十分に小さくなるようなエッチング条件を選択することによって、多結晶シリコン膜11がエッチングストッパとして働き、ストレージノードコンタクト14とゲート電極6、あるいはピット線とゲート電極6とのショートの発生のおそれもない。

この後、第23図(a) および第23図(b) に示すように、等方性ドライエッチングすなわちケミカルドライエッチング (CDE) 法により、第1のストレージノードコンタクト14および第1のピット線コンタクト15の部分の多結晶シリコン膜11を除去し、下地の窒化シリコン膜10を篩量せしめる。

そして、第24図(a) および第24図(b) に示すように、少なくとも、ストレージノードコンタクト側壁およびビット線コンタクト側壁に篩呈する部分から多結晶シリコン膜11を酸化し、酸化

室化シリコン層からなる絶縁膜を全面に堆積し、 反応性イオンエッチング法により、全面をエッチングし、ゲート電極 6 の側面に自己整合的に側壁 絶縁膜 8 を幾置せしめる。

この後、第21図(a) および第21図(b) に示すように、熱酸化法により 腹厚200人の酸化シリコン膜9、腹厚20nmの窒化シリコン膜10、膜厚50nmの多結品シリコン膜11を堆積し、さらにリンガラス等の層間絶緑膜13は、熱処理により平坦化してもよいし、またそのままでもよい。

次に、第22図(a) および第22図(b) に示すように、フォトリソ法および反応性イオンエッチングにより、この層間 絶縁 膜13をパターニングし、第1のストレージノードコンタクト14に まする。このとき、第1のストレージノードコンタクト14は第22図(b) に示すように素子分離 領と 2の上まで開孔するようにする。またこのと結晶 個間 絶縁 膜13のエッチング 速度 に対して 多結晶

- 40 -

この後、第25図(a) および第25図(b) に示すように、異方性エッチングにより、ストレージノードコンタクト部14およびピット線コンタクト部15の窒化シリコン膜10およびその下の薄い酸化シリコン膜9を除去することにより、シリコン基板表面を露出させる。このとき、ゲート電低の側壁および上部は厚い絶縁膜で覆われている

- 42 -

ため、ゲート館極に遊するおそれはない。

この後、第26図(a) および第26図(b) に示 すように、全面に例えば高渡度にドープされた多 結晶シリコン膜16を膜厚がコンタクト孔14。 15の短辺の1/2以上となるように堆積し (こ こで短辺の1/2以上となるように堆積するのは、 完全にコンタクト孔を埋め込むためである)、そ の後層間絶録膜の表面が露出するまで全面をエッ チングすることにより、多結晶シリコン膜16を コンタクト内にのみ残留せしめる。ここでこの多 枯 晶 シリコン膜の ドーピングは、500 A 程度の 薄い多結晶シリコン膜を堆積した後、例えばAs イオンをイオン注入し、さらにコンタクト孔の短 辺の1/2以上となるように多結晶シリコン膜を 再び堆積し、Asイオンをイオン注入した後、 C V D 法により酸化シリコン膜を堆積し、熱処理を 行うという方法によることも可能である。

さらにまた、この工程では、多結晶シリコン膜を全面に埋め込んだ後、エッチバックするという 方法を用いたが、例えば、多結晶シリコン膜ある

- 43 -

ように、酸化シリコン膜からなる層間絶緑膜23 を堆積し、熱処理により表面の平坦化を行ったのち、フォトリソ法および反応性イオンエッチングにより、ストレージノードコンタクト部のみの関地はあり、18を避けれているには、第2のストレージノードコンタクトとは、第2の上に形成することができる。

このようにしてストレージノードコンタクトを 形成した後、全面に多結晶シリコン膜を堆積した、 ドーピングを行った後、フォトリソ法および反応 性イオンエッチングにより、バターニングしストレージノード電極20を形成する。そしてこの上 層にCVD法により膜厚10nmの窒化シリコン膜 を堆積した後、約900℃程度の水蒸気穿囲気中 で30分程度酸化して、酸化シリコン膜を形成し、 窒化シリコン膜と酸化シリコン膜との2層膜から いは単結晶シリコン膜を選択的にコンタクト孔内 のみに成長させるという方法をとるようにしても よい。

この後、第27図(a) および第27図(b) に示すように、例えば熱酸化法によって表面に200 A 程度の酸化シリコン膜17を形成したのち、CVD法により膜厚500Aの酸化シリコン膜18を堆積し、フォトリソ法および反応性イオンスタチングにより、ピット線コンタクト部のみのを結品シリコン膜16表面が露出するように、 該酸化シリコン膜17,18を選択的に除去し第2のピット線コンタクト24を形成する。

そして第28図(a) および第28図(b) に示すように、全面に多結晶シリコン膜を堆積し、ドーピングを行った後、フォトリソ法および反応性イオンエッチングにより、パターニングしピット線25を形成する。ここで、ピット線25は多結品シリコン膜で形成したが、多結晶シリコン膜とシリサイドとの積層構造としてもよい。

この後第29図(a) および第29図(b) に示す - 44 -

なるキャパシタ絶探膜21を形成する(第30図 (a) および第30図(b))。

そしてさらにこの上層に、多結品シリコン膜を 堆積し、ドーピングを行いプレート電極22を形 成する。さらに、この上層に酸化シリコン膜から なる層間絶縁膜26を堆積し、熱処理により表面 の平坦化を行い第19図(a) 乃至第19図(c) に 示したようなメモリセルが完成する。

この構造では、キャバシタを、ビット線よりも 上層に形成するようにしているため、上述したよ うに、ストレージノード電極の加工が容易となり、 キャバシタ面積を大きくするようにすることがで きる上、プレート電極をセルアレイ内でバターニ ングする必要がないため信頼性も向上する。

また、ストレージノード電極を積層構造にするようにすればさらなるキャパシタ容量の増大をはかることができる。

さらに、ストレージノードコンタクト 領域に埋め込まれた導体層を、素子分離領域まで張り出すように形成しているため、キャパシタの平面部分

- 46 -

の而敬を大きくすることができる。

さらにこの導体層にコンタクトするための第2 のコンタクトを素子分離領域上において開口する ように構成することにより、素子占有面積を増大 することなくキャパシタ容量の大きいDRAMM を得ることができる。すなわち、この引き出しバ ッドの役割を果たす埋め込み導体層は、あらかじ めゲート電極に対して自己整合的に形成された第 1のコンタクトに導体層を埋め込むことによって 形成できるため、ゲート電極に自己整合的に形成 することができ、合わせ余裕をとる必要がなく、 多結晶シリコン脳等をパターニングして形成する 従来のパッドに比べて、占有面積を小さくするこ とができ、第2のストレージノードコンタクトま たは第2のピット線コンタクトがパッドに対して 合わせずれを生じた場合にも、ゲート電極とショ ートする心配はないため、余裕をもたせて大きな パッドを形成する必要はない。

実施例7

なお、実施例6では、第1のコンタクト14。

- 47 -

はそれぞれビット線方向に隣接する2ピット分を 示す第19図(a) のA-A′ 断面相当図、B-B ′ 断面相当図である。

まず、実施例6と同様にして、第32図(a) および節32図(b) に示すように、比抵抗5Ω・cm程度のp型のシリコン基板1の表面に、素子分離絶験度2およびパンチスルーストッパ川のp-型拡散層3を形成した後、ゲート絶縁度5およびゲートで極6、n-型拡散層からなるソース・ドレインの域4a,4bを形成し、スィッチングトランスタとしてのMOSFETを形成すると共にきらに、ゲート電極6の側面に自己整合的に側壁色線 8を発躍せしめる。

この後、第33図(a) および第33図(b) に示すように、リンガラス等の層間絶縁膜13を堆積する。このとき、この層間絶縁膜13は、熱処理により平坦化してもよいし、またそのままでもよい。そして、フォトリソ法および反応性イオンエッチング法により、この層間絶縁膜13をパターニングし、第1のストレージノードコンタクト1

1 5 を開孔する際に、層間絶縁腺のエッチングストッパーとして多結晶シリコン膜を用い、コンククト開孔後、この多結晶シリコン膜を酸化してしまうという方法を用いたが、索子面積に余裕がある場合は、このような特殊な方法を用いることなく第1のコンタクトを形成する用にしても良い。

実施例7として、このエッチングストッパを用いることなく第1のコンタクトを形成する工程の 加略化例について説明する。

第31図(a) および第31図(b) は、本発明の第7の実施例の積層形メモリセル構造のDRAMのピット線方向に隣接する2ピット分を示す(第19図における)A-A′ 斯面相当図、B-B′ 断面和当図である。

構造としては、ほぼ第19図に示した実施例 6 の D R A M と同様である。

次に、このDRAMの製造方法について図面を 参照しつつ説明する。

第 3 2 図 乃 至 第 3 8 図 は こ の D R A M の 製 造 工程を示す 図 で あ り 、 各 図 に お い て (a) お よ び (b)

- 48 -

4 および第 1 の ピット 線コンタクト 1 5 を同時に 形成する。このとき、第 1 の ストレージ / に 来 シタクト 1 4 は第 3 3 図 (b) に示する。この分離 領域 2 の上まで開れまる。こののストッパ あがにまる。これがある。の第 1 のコンタクト 形成のためのエッチ がにの第 1 のコンタクト 形成のためのエッチ がいに 強当な値に設定し、素子分離領域の 絶縁 酸がある。

- 50 -

徴した後、例えばAsイオンをイオン注入し、さらにコンタクト孔の短辺の1/2以上となるように多結品シリコン膜を再び堆積し、Asイオンをイオン注入した後、CVD法により酸化シリコン膜を堆積し、熱処理を行うという方法によることも可能である。

さらにまた、この工程では、多結晶シリコン膜を全面に埋め込んだ後、エッチバックするという 方法を用いたが、例えば、多結晶シリコン膜ある いは単結晶シリコン膜を選択的にコンタクト孔内 のみに成長させるという方法をとるようにしても よい。

この後、第35図に示すように、例えば熱酸化法によって表面に200A程度の酸化シリコン膜17を形成したのち、CVD法により膜厚500 人の酸化シリコン膜18を堆積し、フォトリソ法および反応性イオンエッチングにより、ビット線コンタクト部のみの多結晶シリコン膜16表面が露出するように、羧酸化シリコン膜17、18を選択的に除去し第2のビット線コンタクト24を

- 51 -

ドーピングを行った後、フォトリソ法および反応性イオンエッチングにより、パターニングしストレージノード電極20を形成する。そしてこの上層にCVD法により膜厚10nmの窒化シリコン膜を堆積した後、約900℃程度の水蒸気雰囲気中で30分程度酸化して、酸化シリコン膜を形成し、窒化シリコン膜と酸化シリコン膜との2層膜からなるキャパシタ絶縁膜21を形成する。

そしてさらにこの上層に、多結晶シリコン膜を堆積し、ドーピングを行いプレート電極22を形成する。さらに、この上層に酸化シリコン膜からなる層間絶縁膜26を堆積し、熱処理により表面の平坦化を行い第31図(a) 乃至第31図(b) に示したようなメモリセルが完成する。

この方法では、エッチングストッパを用いることなく第1のコンタクトを形成しているため、工程が前略化される。

実施例8

前記実施例6では、ストレージノードコンタク

- 53 -

形成する。

そして第36図に示すように、全面に多結品シリコン膜を堆積し、ドーピングを行った後、フォトリソ法および反応性イオンエッチングにより、パターニングしビット線25を形成する。

このようにしてストレージノードコンタクトを 形成した後、第38図 (a) および第38図 (b) に 示すように、全面に多結品シリコン膜を堆積し、

- 52 -

ト 部 の 埋 め 込 み 層 1 6 が 案 子 分 離 領 域 2 の 上 に 張 り 出 す よ う に 形 成 し た が 、 第 3 9 図 (a) 乃 至 第 3 9 図 (d) に 示 す よ う に 、 スト レ ー ジ ノ ー ド コ ン タ ク ト 部 の 埋 め 込 み 暦 の 素 子 分 離 領 域 2 の 上 に 張 り 出 す よ う に 形 成 し 、 、 に 水 子 分 離 領 域 2 の 上 に 張 り 出 す よ う に 形 成 し 、 、 に ッ ト 線 を 案 子 領 域 か ら 半 ピッ チ づ つ ず ら し て 配 線 す る よ う に し て も よ い 。 (第 3 9 図 (b) 乃 至 第 3 8 図 (d) は そ れ ぞ れ 第 3 9 図 (a) の A - A 斯 面 図 、 B - B 斯 面 図 、 C - C 斯 面 図 で あ る 。)

この例でも、同様に素子の微細化をはかること が可能となる。

实施例 9

実施例8の構造において、エッチングストッパを用いることなく第1のコンタクトを形成するようにしてもよい。実施例9として、この例を第39図(a) 乃至第39図(c) に示す。この例では、完成状態では、側壁絶緑膜8などの周りを覆う窒化シリコン膜10がない点で実施例8の構造と異なるだけである。

- 54 -

実施例10

実施例 9 の構造において、第 4 0 図 (a) および 第 4 0 図 (b) に示すように、第 1 のストレージノードコンタクト 1 4 および 第 1 のピット線 タークト 1 5 の形状の開孔をもつ、レジストバターンを形成し、まず等方性エッチングを行い、バターンエッジの上線をエッチング除去したのち 3 万 性エッチングによりコンタクトを開孔し、コンタクト 0 上級を広げた形状にし、この第 1 のコンタクト 1 4 、1 5 内に多結晶シリコン膜 1 6 を埋め込むようにしてもよい。

これにより、ゲート電極よりも高い位置におい で第1のストレージノードコンタクトおよび第1 のピット線コンタクトが広がる形状となっている ため、第2のストレージノードコンタクトおよび 第2のピット線コンタクトがあわせずれを起こし た場合にもゲート電極とショートを起こすおそれ はない。さらに、コンタクト面積を大きく取るこ とができるためコンタクト抵抗の低減をはかるこ

- 55 -

実施例12

また、第42図(a) および第42図(b) に示すように、第2のピット線コンタクト24を第1のピット線コンタクト15よりも大きく開孔し、ピット線25が第1のピット線コンタクト15に埋め込まれた多結品シリコン膜16の側面においてもコンタクトをとるようにし、コンタクト面積を大きくし、コンタクト抵抗の低減をはかるようにしてもよい。

これは、第1のビット線コンタクトにおいてゲート電極よりも十分に高い位置まで多結晶シリコン膜16が埋め込まれており、第2のビット線コンタクト24の開孔時にオーバーエッチングを起こしてもゲート電極とのショートの発生を招くことがないために信頼性よく実現できるものである。

実施例13

次に、本発明の第13の実施例として、第43 図(a) 乃至第43図(d) に示すように、第1のス とが可能となる。

灾施例11

実施例10の構造では、第1のコンタクト14.15内に埋め込まれる多結品シリコン膜16の上様を広げた形状にするに際し、コンタクトの形状を上標を広げた形状にしたが、第1のコンタクト 14,15の形状は従来の通り垂直断面をもつようにしておき、選択CVD法により、多結品シリコン膜を成長させ、この厚さをコンタクトの深さよりも厚くすることによっても達成可能である。

このように選択 C V D 法により、多結品シリコン膜 1 6 を成長させ、この厚さをコンタクトの深さよりも厚くすることによって上縁を広げた形状にした例を第41図(a) および第41図(b) に示す。

この例でも、実施例10と同様、第2のストレージノードコンタクトおよび第2のピット線コンタクトの形成が容易となる。

- 56 -

トレージノードコンタクトおよび第1のビット線コンタクトを形成し、多結晶シリコン膜16を埋め込んだ後、エッチング工程等によりダメージを受けた第1の暦間絶縁膜13の表面をエッチング除去し、再び新たな絶縁膜を形成することにより、多結晶シリコン膜16同志の短絡を防止し、耐圧の向上をはかるようにした方法について説明する。

- 58 -

リコン膜 1 6 の広がった部分の 倒壁に も酸化シリコン膜 1 7 を形成したのち、 C V D 法により膜厚5 0 0 人の酸化シリコン膜 1 8 を堆積する (第 4 4 図 (a) 乃至第 4 4 図 (C))。

後は、実施例1と全く同様に形成するが、この方法によれば、ダメージを受けた層間絶録膜13の表面を一旦除去し、表面は新しい酸化シリコン膜18の広がった部分の側壁にも酸化シリコン膜17が形成されているため、一層耐圧が向上する。

实施例14

なお、これらの実施例では、ストレージノードコンタクトおよびピット線コンタクトを同時に形成する際に、層間絶縁膜を平坦化したのちに、フォトリソ法および反応性イオンエッチングにより、コンタクト孔を開孔するようにしたが、この工程の改良によりより微細なメモリセルを実現するための例を第14の実施例として第45図乃至第53図を参照しつつ説明する。

-- 59 --

クト 1 4 とゲート電極 6 、 あるいはビット線コンタクト 1 5 とゲート電極 6 との 距離がほとんどない場合でも、ストレージノード電極とゲート電極 6 、あるいはビット線とゲート電極 6 とのショートの発生のおそれもない。

この後、第47図(a) 乃至第47図(c) に示すように、等方性ドライエッチングすなわちケミカルドライエッチング (CDE) 法により、第1のストレージノードコンタクト14および第1のビット線コンタクト15の部分の多結晶シリコン膜11を除去し、下地の窒化シリコン膜10を落呈せしめる。

そして、第48図(a) 乃至第48図(c) に示す ように、少なくとも、ストレージノードコンククト側壁およびピット線コンタクト側壁に露呈する 多結晶シリコン膜11を酸化し、酸化シリコン膜 12とする。ここで、多結晶シリコン膜11全体 を酸化シリコン膜12と化すようにしてもよい。 このように、残留する多結晶シリコン膜のうち少なくともコンタクト側壁に露呈する部分を酸化す まず、ゲート電極6の形成およびその側面に目整合的に側壁絶縁膜8を残す工程まではに記録1の実施例と同様に行い、この後9、機関厚20元の窓化シリコン膜9、機関厚50元の窓化シリコン膜11を推設し、さらにリンガラスを問題は3を形成する。このとき、この層絶縁膜13は、第45図(a) 乃至第45図(c) に、またそのままでもよい。

次に、第46図(a) 乃至第46図(c) に示すように、第46図(a) 乃至第46図(c) に示すように、フォトリソ法および反応性イオンエッチングにより、この層間絶縁膜13をパターニング第1のピット線コンタクト14および第1のピット線コンタクト15を同時に形成度に対った多結晶シリコン膜11がエッチング条件を選択することによって、多結晶シリコン膜11がエッチングストッパとして働き、ストレージノードコンタ

- 60 -

この後、第49図(a) 乃至第49図(c) に示すように、異方性エッチングにより、ストレージノードコンタクト部14およびピット線コンタクト部15の窒化シリコン膜10およびその下の薄い酸化シリコン膜9を除去することにより、シリコン基板表面を露出させる。このとき、ゲート電極の側壁および上部は厚い絶線膜で覆われているため、ゲート電極に達するおそれはない。

このようにしてストレージノードコンタクト14およびピット線コンタクト15を形成した後は、前述した工程と同様にして第50図(a) 乃至第50図(c) に示すように、多結品シリコン膜堆積後、エッチバックにより、コンタクト部分に埋め込むかまたは、単結品シリコン膜あるいは多結品シリコン膜を選択的に成長させる。

この後、第51図(a) 乃至第51図(c) に示す

- 62 -

- 61 -

ように、フッ化アンモニウム(NHAF)液を用いて層間絶縁膜13および酸化シリコン膜12をエッチングなトッパーとして作用するため、エッチング時間を長めにとるようにしてもよい。また、このときエッチング時間を少なくし一部の酸化シリコン膜のみを除去するだけにとどめるようにしてもよい。特に酸化シリコン膜12は熱酸化質であるため、膜質が良好であり、残留していても良い。

さらに、第52図(a) 乃至第52図(c) に示すように、必要であれば、熱酸化を行い、この多結晶シリコン膜16の上部および伽壁にも酸化シリコン膜17を形成したのち、CVD法により膜厚500Aの酸化シリコン膜18を堆積する。

後は、実施例1と全く同様に形成し第53図(a) 乃至第53図(c) に示すように、メモリセルが 完成する。

この方法によれば、第1のストレージノードコンタクト、および第1のピット線コンタクト形成

- 63 -

数配によれば、ストレージノードコンタクトあるいはピット線コンタクトの少なくとも一方がゲート電極上に層間絶殺膜を形成したがートをであるとがなりない位置まで導て体を埋め込みでにその上をでの上でがはしているの間も繰膜を形成し、その層にようにしているのがではなる。

また、さらにキャパシタを、ビット線よりも上層に形成するようにすれば、ストレージノード電極の加工が容易となり、キャパシタ面積を大きくするようにすることができる上、プレート電極をセルアレイ内でパターニングする必要がないため個類性も向上する。

また、埋め込み層同志の短絡の原因であるダメージを受けた第1の層間絶緑膜の少なくとも表面を除去し、良質の第2の層間絶緑膜におきかえるようにしているため、短絡のおそれがなく、信頼

時において、エッチングストッパとなる多結品シリコンが形成されているため、ゲート電極との合わせずれを考慮して余裕をもたせるような必要はなく、素子の微細化および信頼性の向上をはかることが可能となる。

そして、この方法によれば、グメージを受けた 届間絶禄13の表面を一旦除去し、表面は新しい 酸化シリコン胰18で覆われており、また多結品 シリコン胰16の広がった部分の側壁にも酸化シ リコン膜17が形成されているため、さらに埋め 込み層間の距離が減少しても、耐圧は良好に維持 することができる。

加えて、前記実施例においては積層型メモリセル構造を有するDRAMについて説明したが、この方法は、積層型メモリセル構造を有するDRAMに限定されることなく、アスペクト比の高いコンタクトを形成する工程を含む他のデバイスの形成に際しても有効な方法である。

以上説明してきたように、本発明の半導体記憶 - 64 -

(発明の効果)

性の高い半導体記憶装置を得ることが可能となる。 4. 図面の領単な説明

第1図(a) 乃至第1図(d) は本発明の第1の実 施例の積層形メモリセル構造のDRAMを示す図、 第2図乃至第9図は同積層形メモリセル構造の D RAMの製造工程図、第10図は木発明の第2の 実施例のDRAMを示す図、第11図は本発明の 第3の実施例のDRAMを示す図、第12乃至第 17図は木発明の第4の実施例の積層形メモリセ ル構造のDRAMの製造工程図、第18図は木発 明の第5の実施例の積層形メモリセル構造の変形 例を示す図、第19図は本発明の第6の実施例の DRAMを示す図、第20乃至第30図は同実施 例の積層形メモリセル構造のDRAMの製造工程 図、第31図は本発明の第7の実施例のDRAM を示す図、第32図乃至第38図は同DRAMの 製造工程図、第39図は本発明の第8の実施例の 稍隔形メモリセル構造の DRAMを示す図、第4 0 図は本発明の第9の実施例の積層形メモリセル 構造のDRAMを示す図、第41図は本発明の第


- 66 -


1 … p 型のシリコン基板、2 … 索子分離絶線膜、3 … チャネルストッパ、4 a , 4 b … ソース・ドレイン領域、5 … ゲート絶縁膜、6 … ゲート電極、7 … 絶縁膜、8 … 伽壁絶縁膜、9 … 酸化シリコン膜、1 1 … 多結晶シリコン膜、1 2 … 筋 間 絶縁膜、1 4 … 第 1 の ストレージノードコンタクト、1 5 … 節 1 の ピット線コンタクト、1 6 … 多結晶シリコン膜、1 7 … 酸化シリコン膜、1 8 … 筋 間 絶縁に


- 67 -

膜、 1 9 … 第 2 のストレージノードコンタクトト 2 0 … ストレージノード電極、 2 1 … キャバシク 絶 緑 膜、 2 2 … アレート 電極、 2 3 … 層間 絶 緑 膜、 2 4 … 第 2 の ピット 線コンタクト、 2 5 … ピット 線、 2 6 … 層間 絶 緑 膜、 2 8 … エピタキシャル 成 長 層、 2 9 … 塞 化シリコン 膜、 1 0 1 … p 型 のシリコン と 板 、 1 0 2 … 素子分離 絶 緑 膜、 1 0 3 … 1 0 4 a , 1 0 4 b … n - 形 拡 散 層、 1 0 5 … が ート 絶 緑 膜、 1 0 6 … ゲート 電 極、 1 0 7 … 絶 禄 膜、 1 0 8 … ストレージノードコンタクト、 1 1 0 … 第 1 の キャバシタ 電 極、 1 1 1 … キャバシク 地 緑 膜、 1 1 2 … 第 2 のキャバシタ 電 極。

- 68 -









(c)


第2図







y 1 2 a 3 (c)


第3図









第4図






14 (c)


第5図







18 16 19 (c) .


第6図









第7図




<u>-928</u>-





--929--





--930--





















—933—






第14図










9 12 10 (c)


第15図










—936—











第19図 (その1)
























































第45 図







11 10 13 2 40 3 1


第46 図











—957—


















---959---









第 50 図










---961---


第51図











第52 図











第1頁の続き

®Int. Cl. ⁵ 識別記号 庁内整理番号 H 01 L 27/04 С 7514-5F ⑩発 明 者 須 之 内 一 正 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 所内 上 @発 明 者 井 聡 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 所内 @発 明者 仁田山 晃 寛 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内